关于我们
Capgemini Engineering 凯捷科技研发整合了凯捷集团的一系列独特优势: 亚创（凯捷于 2020 年收购）全球领先的工程研发服务能力以及凯捷的数字化制造专业技术。基于其在数字化和软件领域的深厚行业知识及前沿技术积累，凯捷科技研发赋能客户实现数字世界和现实世界的融合，完成数字化转型 ，并结合集团其他部门的能力，加速其产业智能化的发展步伐。凯捷科技研发现有超过52,000 名工程师和技术专家，遍布全球 30 多个国家，为航空、汽车、铁路、通信、能源、生命科学、半导体、软件和互联网、航天和国防以及消费产品等产业服务。
Capgemini Engineering 是凯捷集团必不可少的一部分。凯捷是全球领先的企业合作伙伴，利用技术的力量帮助企业实现业务转型和管理。其宗旨是通过技术释放人类能量，创造一个包容和可持续的未来。凯捷是一个负责任的多元化组织，在近 50 个国家拥有 27 万名团队成员。凭借其 50 余年的悠久历史和深厚的行业专业知识，在快速发展的云、数据、人工智能、互联连接、软件、数字工程和平台的创新世界推动下，凯捷深受客户信任，能够满足客户从战略、设计到运营的全方位业务需求。集团 2020 年全球收入为 160 亿欧元。
Capgemini Engineering 在工程和研发服务领域是当之无愧的全球领导者，在半导体行业拥有丰富的业务经验。在中国，我们正在与跨国公司和本土品牌合作应对严峻的信息技术行业挑战，如芯片设计、数据分析和预测性维护以及从概念到样机的端到端解决方案。
岗位介绍
职位一：数字 IC 验证工程师
职位描述：
1. 逐步熟悉芯片开发设计验证流程；
2. 逐渐承接关键模块或系统的验证任务；
3. 输出验证方案文档，搭建随机验证平台；
4. 确保验证代码覆盖率及功能覆盖率达标；
5. 确保模块或系统的验证质量，并输出验证报告。
任职资格：
1. 微电子，电子工程或相关专业本科及以上学历；
2. 熟悉通过 SV/UVM 创建测试平台，调试代码，重用测试环境中的各个组件，实现随机约束的激励和完成功能覆盖率的收集；
3. 熟悉 Verilog/System Verilog/C/C++等语言；
4. 熟悉芯片设计验证方法学 UVM；
5. 熟悉 Perl，Makefile，Python 等脚本语言；
5. 熟悉 VCS 等数字仿真工具的使用；
6. 熟悉 ARM AXI/APB/AHB 等总线协议；
7. 熟悉 I2C，UART，SPI，USB 等通用外设；
8. 在有团队凝聚力，热爱在年轻，国际化和充满活力的团队中工作。
职位二：数字电路后端设计工程师
职位描述：
1. 负责公司芯片的前后端接口、时序及物理可实现性评估；
2. 协同设计 fix 时序问题，优化 PPA；
3. 负责芯片的物理实现设计。
任职资格：
1、微电子等相关专业本科及以上学历；
1. 有扎实的微电子技术基础知识和基本电路知识；
2. 熟悉基本的 SOC 系统架构、时钟相关生成电路；
3. 擅长 RTL 到网表的综合/形式验证，及数字前后端设计接口工作；
4. 熟悉 SDC 编写及静态时序分析，能协助完成 TapeOut 时序收敛，支持后仿验证；
5. 具备芯片模块级的物理实现设计能力。
企业福利：
=== 七险一金：社保五险+补充医疗保险+公积金
=== 带薪假期：法定带薪年假+2 天福利年假+5 天带薪病假
=== 节日福利：传统节假日福利卡
=== 人文关怀：定期团建+每年一次高端体检+丰富多彩的文体活动
=== 奖金福利：丰厚的年终奖+及时激励项目
工作地点：陕西西安雁塔区软件新城二期 A11 栋联系人： 招聘主管裴瑾
联系电话：13309251030
邮箱：jin.pei@capgemini.com
如果您想了解更多关于凯捷科技研发中国的信息，请关注：
· 官网:www.capgemini-engineering.com
· Linkedin:https://www.linkedin.com/company/capgemini-engineering/
· WeChat: 凯捷科技研发
